第１期 ２０１１年２月 微处理机 Ｎ０．１ ＭＩＣＲ０ＰＲＯＣＥＳＳＯＲＳ Ｆｅｂ．．２Ｏ１ｌ ＤＳ２６ Ｃ３２四路差分总线接收器测试技术研究 张静‘，杨 旭 （１．中国电子科技集团公司第四十七研究所，沈阳１１００３２； ２．辽宁省信访局，沈阳１１００３２） 摘 要：简单介绍了ＤＳ２６Ｃ３２四路差分总线接收器的功能框图，引脚名称及位置，特性及其应 用，介绍了ＤＳ２６Ｃ３２的功能、直流参数、交流参数的测试方法，并且主要研究了该电路的最小差分 输入电压、输入阻抗、输入滞后电压的测试技术。 关键词：最小差分输入电压；输入阻抗；输入滞后电压 ＤＯＩ编码：１０．３９６９／ ．ｉｓｓｎ．１００２—２２７９．２０１１．０１．００５－ 中图分类号：ＴＮ４ 文献标识码：Ｂ 文章编号：１００２—２２７９（２０１１）０１—００１５—０３ Ｒｅｓｅａｒｃｈ ０ｆ Ｔｅｓｔｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ Ａｂｏｕｌ ＤＳ２６Ｃ３２ Ｑｕａｄ ＤｉｆｆｅｒｅｎｔｉａＩ Ｌｉｎｅ Ｒｅｃｅｉｖｅｒ ＺＩＩＡＮＧ Ｊｉｎｇ ．ＹＡＮＧ Ｘｕ （１．１＇ｈｅ ４７ｔｈ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｃｈｉｎａ Ｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏｒｐｏｒａｔｉｏｎ，Ｓｈｅｎｙａｎｇ １ １００３２，Ｃｈｉｎａ； ２．Ｌｉａｏｎｉｎｇ Ｐｒｏｖｉｎｃｉａｌ Ｃｏｍｍｉｔｔｅｅ Ｇｏｖｅｒｎｍｅｎｔ Ｌｅｔｔｅｒｓ ａｎｄ Ｃｏｍｐｌａｉｎｔｓ，Ｓｈｅｎｙａｎｇ １１００３２，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ｔｈｉｓ Ｐａｐｅｒ ｉｎｔｒｏｄｕｃｅｓ ｔｈｅ ｆｕｎｃｔｉｏｎ ｆｒａｍｅ，ｆｅｅｔ ｎａｍｅ ａｎｄ ｐｏｓｉｔｉｏｎ，ｃｈａｒａｃｔｅｒｉｓｔｉｃ ａｎｄ ａｐｐｌｉｃａｔｉｏｎ ｏｆ ＤＳ２６Ｃ３２ Ｑｕａｄ ｄｉｆｆｅｒｅｎｔｉａｌ ｌｉｎｅ ｒｅｃｅｉｖｅｒ ｓｉｍｐｌｙ．Ｔｈｉｓ Ｐａｐｅｒ ｉｎｔｒｏｄｕｃｅｓ ｔｈｅ ｔｅｓｔ ｍｅｔｈｏｄ ｏｆ ｆｕｎｔｉｏｎ，ＤＣ，ＡＣ ｐａｒａｍｅｔｅｒ ａｂｏｕｔ ＤＳ２６Ｃ３２ Ｑｕａｄ ｄｉｆｆｅｒｅｎｔｉａｌ ｌｉｎｅ ｒｅｃｅｉｖｅｒ．Ｉｔ ｒｅｓｅａｒｅｈｓ ｔｈｅ ｔｅｓｔ ｔｅｃｈｎｏｌｏｇｙ ａｂｏｕｔ Ｉ）ｉｆｆｅｒｅｎｔｉａｌ Ｉｎｐｕｔ Ｖｏｌｔａｇｅ，Ｉｎｐｕｔ Ｒｅｓｉｓｔａｎｃｅ，Ｉｎｐｕｔ Ｈｙｓｔｅｒｅｓｉｓ． Ｋｅｙ ｗｏｒｄｓ：Ｄｉｆｆｅｒｅｎｔｉａｌ Ｉｎｐｕｔ Ｖｏｌｔａｇｅ；Ｉｎｐｕｔ Ｒｅｓｉｓｔａｎｃｅ；Ｉｎｐｕｔ Ｈｙｓｔｅｒｅｓｉｓ ｌ 引 言 该电路为ＣＭＯＳ数模混合电路，电路功能为符 合通用串行总线ＲＳ一４２２规范的差分线接收器， Ｒｓ一４２２是一种单机发送、多机接收的单向、平衡串 ｌＯＭｂ／ｓ，传输距离长２０００米，并允许在一条平衡总 线上连接最多ｌ０个接收器。由于该类电路的优异 性能，在该类数据通信领域得到广泛应用。 ２ Ｉ）￥２６Ｃ３２四路差分总线接收器电路简介 ２．１功能框图 ＤＳ２６Ｃ３２功能框图如图１所示。 ＩＮＢ２ ＩＮＢ】 ＩＮＡ２ ＩＮＡ１ 行传输规范，被命名为ＴＩＡ／ＥＩＡ一４２２一Ａ标准。差 分电路属于一干１ 平衡通信接口，传输速率高达 ／ＥＮＡＢＥＬ ＥＮＡＢＬＥ ＩＮＤ２ ＩＮＤ １ １ＮＣ２ ＩＮＣｌ （ｉＮ ｕ Ｖｃｃ ＯＵＴＰＵＴＤ ＯＵＴＰＵＴＣ ＯＵＴＰＵＴＢ ＯＵＴＰＵＴＡ 图１ ＤＳ２６ｃ３２功能框图 ２．２引脚说明 ＥＮＡＢＬＥ 使能输人 ＩＮＡ１ ［ＮＡ２ ＯｕＴＰＩＪＴＡ Ａ通道差分负输人 Ａ通道差分正输入 Ａ通道差分输出 ／ＥＮＡＢＥＬ ＩＮＢ１ ＩＮＢ２ 使能输人 Ｂ通道差分负输入 Ｂ通道差分正输人 仔点简介：收稿Ｈ期张静（１９８０一），女，辽宁新民巾人，学士，主研方向：集成电路的测试技术研究。 ：２０１０—０５ １４ ・１６・ ＯＵＴＰＵＴＢ ＩＮＣ１ 微处理机 ２０１１正 Ｂ通道差分输出 Ｃ通道差分负输入 ３ ＤＳ２６Ｃ３２四路差分总线接收器的测试方法 该电路是数模混合电路，数字电路参数的测试 比较简单，模拟电路参数的测试比较复杂。该电路 ＩＮＣ２ ＯＵＴＰＵＴＣ ＩＮＤｌ ＩＮＤ２ ｃ通道差分正输入 Ｃ通道差分输出 Ｄ通道差分负输入 Ｄ通道差分正输人 的大部分参数是使用测试机ＥＴＳ一７７０测试的，个 别模拟参数是应用信号发生器，示波器完成测试的。 下面分别介绍一下功能，直流参数，交流参数的测试 方法。 ３．１功能测试 ＯＵＴＰＵＴＤ Ｄ通道差分输出 ２．３引脚位置 引脚位置如图２所示。 ＶＤＤ ＩＮＢ１ ＩＮＢ２ 功能测试是在测试机ＥＴＳ一７７０上完成的。首 先根据该电路的逻辑功能编制测试码点，然后进行 参数设置，根据要求设置电源电压，设置工作频率为 １ＭＨｚ，设置使能输人端的输人电平为Ｖ ２．０Ｖ， Ｖ。 ＝０．８Ｖ，设置差分输入端的电压，如：Ｖ， ：２．０Ｖ， Ｖ ＝１．８Ｖ（根据该电路规范要求，最小差分输人电 压是２００ｍＶ）。设置完成后运行程序，比较测试码 点的输出是否与期望值一致，若一致则验证功能正 确。表１简单列出一段测试码点供参考。 表１测试码点 ｏＵＴＰＵＴＢ ，ＥＮＡＢＬＥ ｏＵＴＰＵＴＤ ＩＮＤ２ ＩＮＤ１ 图２引脚位置 ３．２直流参数测试 直流参数测试是按照ＤＳ２６Ｃ３２详细规范的要 求，对所测项目施加相应的测试条件，从而得出所测 参数值。参数表中的参数大多是数字电路的参数， 管芯温度不容易控制在规范要求的范围。为了避免 这种情况，可以采取第二种方法，即用功能验证的方 法来验证该参数，实测用ＥＴＳ一７７０来实现。具体 方法是：根据要求设置电源电压，设置工作频率为 测试起来比较简单，只要严格按规范设置测试条件 即可。这里重点介绍几项模拟电路参数的测试方 法，分别是最小差分输入电压Ｖ 、输入阻抗Ｒ 输 入滞后电压Ｖ Ｔ。 ３．２．１ 最小差分输入电压Ｖ 的测试 １ＭＨｚ，设置正负向输入端的输人电平，设置完成后 进行功能测试，功能合格则最小差分输人电压Ｖ 合格。根据规范要求，正负向输入端的输人电平分 别施加相差２００ｍＶ的电压，具体电压设置如下： ＶＩＨ＝７．０Ｖ，ＶＩＬ：６．８Ｖ；ＶＩＨ＝６．０Ｖ，ＶｌＬ＝５．８Ｖ； 测试条件是ＶｏＵＴ＝ＶｏＨ或ＶｏＬ，～７Ｖ＜ＶｃＭ＜ ＶＩＨ＝５．０Ｖ，Ｖ儿＝４．８Ｖ；ＶＩＨ＝４．０Ｖ，ＶＩＬ＝３．８Ｖ； ＶＩＨ＝３．０Ｖ，Ｖｌｌ ：２．８Ｖ；ＶＩＨ＝２．０Ｖ，ＶＩＬ：１．８Ｖ； ＶＩＨ＝１．０Ｖ，ＶＩＬ：０．８Ｖ；ＶＩＨ＝０．１Ｖ，ＶｌＬ＝一０．１Ｖ； ＋７Ｖ，规范要求最小差分输入电压Ｖ 是２００ｍＶ。 该参数有两种测试方法，一种是用信号发生器，示波 器测试完成的。具体方法是：在正向输入端施加一 ０Ｖ电压，负向输入端施加一幅值为７Ｖ的正弦波， 用示波器看输出，若输出的高低电平为Ｖ。 或Ｖ。 符 合要求的方波信号，则该参数合格。这种测试方法 的速度慢，尤其是在进行高低温测试时，测试过程中 ＶＩＨ＝一７．０Ｖ，ＶＩＬ＝一６．８Ｖ；ＶＩＨ＝一６．０Ｖ，ＶｌＬ＝ 一５．８Ｖ；ＶｌＨ＝一５．０Ｖ，Ｖ１Ｌ＝一４．８Ｖ；ＶＩＨ＝一４．０Ｖ， ＶＩＬ＝一３．８Ｖ；ＶＩＨ＝一３．０Ｖ，ＶＩＬ＝一２．８Ｖ；ＶＩＨ＝ 一２．０Ｖ，ＶＩＬ＝一１．８Ｖ；ＶＩＨ＝一１．０Ｖ，ＶＩＬ＝一０．８Ｖ； 尽量多取些点，点取得越多，越接近正弦波，测试结 １期 张静等：ＤＳ２６Ｃ３２四路差分总线接收器测试技术研究 一。１７’ ｆ 一一一一…一一…一……一Ｉ１…一一～…一～ 一 果越精确．． 数，给 确定的测试条 ‘， 测的交流时 。 ＋定的选通范 内埘选 ３．２．２ 输入胁抗｝｛ 的测汰 测试条件足Ｖ。 ＝＝一７Ｖ，＋７Ｖ，规范要求４．５１｛［１＜ Ｒ ＜ｌ１Ｋ Ｅ １７Ｓ一７７０测讧戈机不能直截测试电阻， 通时 进行搜索，找剑』 ｝确跳 点的时川，就足研 以输入到输出延迟时州的测试为例介绍‘ 交 流参数测试方法。按照规范｝二的测试条件，设置输 入，具体是：证向输入端施加０Ｖ电压，负向输入端 施加一幅值为２．５Ｖ的方波，往 仉５０％处搜索输 出跳变点，陔点相对于输人的时间即为输人到输出 的延迟时间。应该注意的－点足在测试输入到输｝｛Ｉ 的延迟时间时得先把使能端口没 为有效，即先给 町以用强制电压测电流的方法来验证输入阻抗。这 个电路电阻的设计比较复杂，有分 和抗静电的功 能，不是单纯的卜－拉或下拉电阻，所以在验证时可以 等效成．个电 ，算 两端电 值，再除以最大，最 小两个规范要求的电Ｉ５Ｈ值，得ｆ ・组电流值，用电流 值来判断电阻是否合格。具体方法是：根据要求设 置电源电压，设置 ｌ 作频率为１ＭＨｚ，设置输入电 卜，然后输人端分别强制一７Ｖ和７Ｖ电压，测试电 使能端信号，加一定的延迟时问之后再施加输人端 信号，这样测试出的延迟时问比较准确。 流；比较其 负两端的电压值Ｖ＋，Ｖ～，用（一７一 Ｖ＋）／４．５Ｋｎ和（一７一Ｖ＋）／１ １ Ｋｎ，（７一Ｖ一）／ ４ 结束语 随着微电ｆ技术的伙述发展，数模混合电路的 ４．５Ｋｔｌ和（７～Ｖ一）／１ ｌ Ｋｎ得出两个电流值范围， 且ｆ１果测得电流ｆｌｆ＝Ｉ＿ 范罔ｌ大】，则输入５Ｈ抗合格。 ３．２．３ 输入滞后电压Ｖ。 刚 的测试 应用越米越Ｊ ‘泛，州应的数模混合电路测试技术 越来越重要，这就需要从书集成电路的测试技术研 究］－作的人员不断学 棚火知识，掌握测试方法，不 断提高测试技术，以适应科技发展。 参考文献： 这个参数的测试足刖信 。发生器币¨乐波器来实 现的。测试条件足Ｖ ． ＝０Ｖ，用信号发生器在正向 输入端施加０Ｖ电压，负向输人端施加一正弦波，使 输出电甲为规定值时，输入端的正向闽值电压与负 阳阂值电 之謦，即是输人滞后电压。 ３．３交流参数测试 交流参数足采用搜索法逊行测试的。Ｓｅａｒｃｈ即 ［Ｉ］ Ｎａｔｉｏｎａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏ１ ＤＳ００８７６４ ＤＳ２６Ｃ３２ Ａ ｌ＇／ ＤＳ２６Ｃ３２ＡＭ Ｑｕａｄ １）ｉｆｆｅ，ｅｎｔｉａｌ Ｉ ｉｎｅ Ｒｅ｛‘ｅｉｖｅ／ｆ Ｓ Ｎａｔｉｏｎａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏｒｐｏｉａｔｉｍ￣Ｊｕｎｅ，１９９８：１—３． ［２］ 国家标准局．ＧＩ３ ３８３４—８３半导体集成电路ＣＭＯＳ电 路测试方法的基夸原理『Ｉ Ｓ］【１ｌ】国标准 版社，２００７： ４～ 足 进制搜索，通过重复测试来搜索不断变化的参 （＿ｊ＿＿－接第１４页） ４．２・眭能分析 器，通过跟ＴＲＩＰＳ公布结果比较证明了其 确忡。 通过分析运行ＳＰＥＣ ２Ｋ得到的数据发现厂出Ｈ预 原型芯片 浮 程序 ：ＭＰＫＩ已经较小，只比较 形程序ｌ 的 镉 。改进后的块预测器平均ＭＫＰｌ 为８．２， 对～原 芯』＿Ｊ＿块预测器减少１６％。造成误 测器造成误预测的主要原 ，其次为ＢｒｒＢ和函数调 用Ｂ ｒＩ、 针对 ｌ＿）ＧＥ体系结构块预测延迟嘤求低的 特点，采用感 器实 出口预测器，性能得到提高。 改进后的块预测造成误预测的主要原因仍是出口预 预测的主要原因仍是｝ｎ口预测，除＿『ｇｃｃ相对原型芯 片略有增加外，其余均减小， 均ＭＰ Ｋｌ为５．６，相对 Ｊ＝原型芯片减少８％ 同时，增大偏移量位数使得 Ｂ＇ｌ Ｂ和 数调用ＢＴＢ误预测也有所减少。 改进编译器币¨预测器本身结构都可能进…．步提 高预测器性能。从ＢＢ生成ＩＩＢ可能隐藏重要的跳 测，采用其他先进的分支预测技术以及编泽优化策 略叮以进・步减少误预测，提高预测器 能。 参考文献： ［１ Ｊ Ｄ ＢｕＩ ，Ｓ Ｋｅｅｋｌｅ￣，Ｋ ＭｃＫｉｎｌｅｙ，ｅ１ ａ１．Ｓｅａｌｉｎｇ ｔｏ ｔｌ】ｅ Ｅｎｄ ｏｆ Ｓｉｌｉｃｏｎ ｗｉｔｈ ＥＩ）ＧＥ Ａｒｃｈｉｔｅｃｔｕｒｅｓ¨１．ＩＥＥＥ Ｃｏｍｐｕｔｅｒ，２００４，３７（７）：４４—５５． ［２］Ｋ Ｓａｎｋａｒａｌｉｎｇａｍ，Ｒ Ｎａｇａｔ’ａＪａｎ，Ｐ ＭｃＤｏｎａｌｄ，ｅｔ ａ１． Ｄｉｓｔｒｉｂｕｔｅｄ Ｍｉｃｒｏａｒｃｈｉｔｅｃｔｕ ａｌ Ｐｒｏｔｏｃｏｌｓ ｉｎ ｔｈｅ ｌ ＲＩＩ Ｓ｝）ｒ｛ 转信息【乜可能隐藏难预测的分支，因此通过合理的 编译优化策略可以提高程序的可预测性。继续研究 使用何种结构的预测器更能够适应ＥＤＧＥ体系结构 的特点电是今后的ｊ 作之一。 ｔｏｔｙｐｅ Ｐｒｏｃｅｓｓｏｒ［‘Ｃ ｊ． Ｆｈｅ ３９ｔｈ ＡＣＭ／ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｍｉａｒ’ｏａｉｃｈｉｔｅｃｔｕｒｅ（ＭＩＣＲＯ），Ｗａｓｈｉｎｇｔｏｎ ＤＣ：］ＥＥＥ Ｃｏｍｐｕｔｅｒ Ｓｏｃｉｅｔｙ，２００６． ５ 总 结 在Ｍ５模拟器巾实现了ＴＲＩＰＳ原型芯片块预测 【３ ｊ Ｄ Ａ ｊｉｍｅｎｅｚ，Ｃ Ｌｉｎ．Ｎｅｒｏａｌ ｍｅｔｈｏｄｓ ｄｙｔｌａｍｉｃ ｂｒａｎｃｈ ｐｌ’ｅｄｉｃｔｉｏｎ［Ｃ］．ＡＣＭ Ｔｒａｕｓａｃｔｌｏｎｓ【１ｒ】Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍｓ， Ｎｅｗ Ｙｏｒｋ．Ａｆ：Ｍ Ｐ ｒ＿Ｐｓｓ ２００２
