MAXⅡ_CPLD应用程序手册

电子设计自动化

【Altera的MAX II 系列CPLD】

物电学院

姓名 李欢 班级 自动化1211 学号 12318106

MAXⅡ CPLD应用程序手册

1、MAXⅡ

无论设计基于通信、消费、计算机、或工业应用,当发展控制路径应用受制于成本和能源的预算时，MAXⅡ设备成为特点设计师所需要的。MAXⅡ设备的低价格，低功耗，高密度为他们完美解决幅相控制应用提供便利，包括在CPLD最新的应用方面以及以前的地方。当应用于开发一个新型CPLD时，MAXⅡ设备要比以往的MAX设备具备更为完善的功用和特点： 1、价位只有原来设备一半的低廉的价格 2、约只有原来设备十分之一的超低功耗 3、四倍于原来设备的高密度 4、两倍于原来设备的高效功能

这些优点使得设计人员能够将多个控制程序路径集成到一个单一的设备上便于使用。如图1所示，MAXⅡ的关键控制通道功能有四类：I/O扩展接口；接口桥接；上电顺序以及系统配置。 相比于第一代MAX设备，MAXⅡ只需不到其一半的设备成本，MAX II器件是基于0.18微米Flash工艺。表1显示的为MAXⅡ系列设备的功能与封装。

图1

表1 MAX II系列亮点 特征 逻辑单元（LE） 典型等效宏单元 最大用户I/O引脚 位用户闪存 速度等级 角对角性能（tpD1） 最快的性能（tpD2） 可用的软件包1 EPM240 240 192 80 8,192 3,4,5 4.7ns 3.8ns EPM570 570 440 160 8,192 3,4,5 5.5ns 3.7ns EPM1270 1，270 980 212 8，192 3,4,5 6.3ns 3.7ns EPM2210 21,20 1，700 272 8，192 3,4,5 7.1ns 3.7ns 100引脚TQPF2 100引脚TQFP 144引脚TQFP 256针的BGA3 144引脚TQFP 256引脚BGA3 324引脚BGA3 256引脚BGA3 表1

注：1所有封装支持各容量间的垂直移植。 2 TQFP：薄四方扁平封装。

3 FineLine的BGA®封装（1.0毫米间距）。

MAXⅡ的高密度特点为设计师对复杂的控制和系统顺序提供必要的逻辑顺序。上电顺序是其他设备供电的上一个序列，以确保所有设备正常运行。上电顺序通常包括诸如系统启动，系统复位和片选产生一个具有功能多电压环境。这些应用通常是组合成一个单一的设计，需要即时启动设备，如MAX II CPLD。

在上电顺序上，CPLD确保主板能够按照其上所有设备的要求来工作。这个操作通常由一台状态机来控制在任意预定的时间间隔内读取信号或通过从主板上的其他设备读取信号。由于CPLD在主板上控制复位，它通常也可以控制单个芯片的设备。

多电压系统启动所需要的设备要能立即打开并且为在PCB板上其他电源平面提供准备时间。由于主板和电源平面板上的数量增加，导致其对上电顺序的逻辑复杂性要求随之提升。表2描述了MAXⅡCPLD 的功能，适用于电排序。

表2 MAX II器件的优点：上电顺序 特征 即时启动 多伏™核心 成本最低的单位I/ O引脚 效益 管理PCB上其他设备的上电顺序 操作在1.8，2.5，或3.3 V电源，减少电源轨并简化电路板设计 在较低的成本下获得更多的I / O能力，来控制I/ O密集型宽度总线，重置和使能信号 通过能提供最大灵活性并能在最后一刻做出可重复编程 可改变的可编程程序来简化电子设备的发展 高密度 管理复杂的高度密集的电路板上电顺序 表2

2、多伏电源的后续管理

时至今日，主板上要求有更多的电压等级和管理上电顺序，以保证为额外的需求提供复杂的控制逻辑。MAXⅡ设备提供的在CPLD上的高密度使得它能够在一台单独设备上完成复杂操作控制。灵活的多电压I/O也使在电源总线上的关键控制功能增加。图2展示了一个典型的设备上电顺序的应用。多个电源轨支持不同的设备、管理和控制逻辑以组成不同的完整的器件序列。

图2

3、板交换管理和监测

架板系统常常支持与呼唤插件板。此应用程序要求板管理控制为系统的监测和热插拔提供支持的插件板背板。在图3中，MAXⅡ器件的监测需要从背板插入和删除。大电流输出的MAXⅡ器件的驱动能力使信号LED指示哪些板在底板上的插座插入。与此同时，内建快闪记忆体可以记录用户的每板时流入流出的背板插入日志。MAXⅡ系列器件也支持热插拔，其中设备可以插入系统核心而无损害从而为特殊插件布局。

图3

4、系统配置与初始化图

MAXⅡ CPLD的灵活的可编程接口、用户快闪记忆体和并行闪存加载功能，是用于配置和初始化易失性器件的低成本解决方案。在快闪记忆体和分立器组合中， MAXⅡ CPLD 可以快速方便的配置FPGA，数字信号处理器,ASSP和ASIC。由于可用性和成本，不同厂商的具体配置器件，MAXⅡ CPLD的编程接口，可应用任何离散存储装备，使存储设备变化。

例如，当配置一个FPGA时，MAXⅡ器件可用于实现状态机功能以实现执行配置信号的发送。同时，将内存控制器的位流下载到FPGA中。另一种解决方案是使分立器件和CPLD的内存使用离散存储设备和微控制器。但微控制器往往受限于它们的通用I/O脚的数量。 MAXⅡ器件此外还包含8位用户内存。用户闪存可以用于存储ASSP和其他易失性设备所需要的初始化数据。用户通过更换闪存在板上的串行或并行可编程可擦除存储器（EEPROM）的数量来减少设备元件数量和电路板的成本。

表3介绍了一些MAXⅡ器件的功能，满足系统配置和初始化的要求。

表3 MAX II器件的优点：系统配置和初始化 特征 效益 非挥发性以及即时能力 实时系统内可编程（ISP） 并行Flash加载程序 用户闪存 配置和初始化上电顺序，确保所有设备在他们开始运作前具有所需的配置数据 减少编程停机时间，使MAX II器件运行同时下载和存储第二个编程位流 简化使用的MAX II器件板管理配置外部不兼容JTAG的闪存器件 通过分立的串行或并行非易失性存储器件 集成到MAX II器件来最大限度地减少设备数量和优化系统成本 可重编程 通过更便宜的闪存接口标准来扩大产品市场，同时节省未来的成本，使它们的应用更为广泛 表3

5、FPGA的配置管理和闪存控制器

像其他的CPLD，MAXⅡ器件可以用来加载一个flash位流设备到FPGA。MAXⅡ器件也可以用于在闪存设备的制作过程中向其加载程序位流。如图4所示，MAXⅡ器件并行闪存加载器可以配置通过了MAXⅡ器件的JTAG管脚闪存设备。此功能允许不具有JTAG功能的设备通过从MAXⅡ CPLD系列的JTAG功能来获取JTAG电路使它们受益。这个功能使制作的复杂性大为降低。

又如图4所示，MAXⅡ器件可以使用离散闪存设备配置多个FPGA。这个方法是一种可以共享到任何低成本快闪记忆体装置的系统板并且具有较好的成本效益，快速、灵活的解决方案。鉴于MAXⅡ CPLD的高密度性，一些极为复杂的配置方案也可以采用此方案，其中包括让在flash的FPGA重新编程所需要的多个页面。

图4

6、FIFO配置管理

MAXⅡ器件通过合并一个双芯片成功的减少了制作成本并节约了电路板空间。如图5所示，FIFO配置示例演示如何为FIFO缓冲器在片上用户快闪记忆体配置数据存储而不是在片外内存。存储的数据可以包括进出缓冲区数据流的数量和输出入输出所包含的信息。

图5

7、I/O扩展

为了在经济上有效的提高在ASSP和微型位指示上的I/O脚，设计出低成本高数量的I/O引脚成为许多数字设计的关键要求。 MAXⅡ器件为今天的I/O引脚提供了低成本和灵活的I/O功能数字逻辑器件，其中包括ASSP，数字信号处理器和微处理器。

随着半导体工艺的缩小，I/O引脚上标准配置的大小能够决定产品的单位成本。当然， 许多半导体供应商通过降低通用I/O引脚数量来减少芯片的尺寸和成本。同时许多系统越来越复杂，需要更多的控制信号。由于MAXⅡ器件的优化可以实现最低的单位I/O成本，使得它能够弥补I/O设备的缺陷。I/O扩展应用包括通过地址译码功能来控制将信号分配给多个芯片以及控制LED和开关。 表4描述了MAXⅡ器件支持I/O扩展应用的功能。

表4 MAX II器件的优点：I / O扩展 特征 成本最低的单位I/ O引脚 效益 通过成本最低的单位I计数/ O在市场上销售来解决总线宽度要求 控制系统关键I/ O信号，以防止 系统损伤和错误信号 为了获得更好的引脚锁定效果可以通过高性能和灵活的路由甚至带有锁定引脚分配 接口与其他设备无缝地使用多个I/ O组，支持多种I/ O电压，使得安全控制元件在不同电压等级的工作 提高I/ O分配，可编程性使设计人员能够灵活地订制设备，以适应的I /O每个申请要求 瞬时接通能力 二次装配 多电压I / O接口 可重复编程 表4

8、控制信号分配

图6显示了如何用有限I/O功能的微处理器通过两线串行总线来控制系统中的许多设备。本应用实例描述了MAXⅡ器件在接收串行总线输入和分配的指示来控制多台设备条件下控制风扇电机。此应用程序可以利用片上用户闪存来存储数据，如马达的频率和占空比。信息也可以从并行到串行进行转换，例如从模拟到数字转换器的并行（ADC）的信息以及通信通过两线串行线到微控制器。

图6

9、地址译码

MAXⅡ器件需要通过减少主处理器的输入来控制板上最大数量的设备。地址译码需求高I/O引脚需求和资源消耗板。MAXⅡ器件基于LUT的逻辑使它既支持地址译码效率又不浪费I/O资产。图7为一个MAXⅡ器件地址解码示例图。

图7

10、接口桥接图

MAXⅡ器件提供了连接另一种总线协议成本最低的方法。这方面的应用包括电压电平转换（例如3.3V输入，1.8V输出），总线转换应用（例如将一个专有系统连接到行业标准体系），多点总线桥接，串行并行的并串线转变，加密等。 MAXⅡCPLD基于LUT的有效构架可以实现在高频率情况下的解码。MAXⅡ器件的优化中，Altera的PCI编译器的MegaCore® 功能使设计人员能轻松实现32位，66MHz的PCI主机与目标之间或目标与目标之间的接口桥接。 表5描述的是MAXⅡ器件支持接口桥接应用。

表5 MAX II器件的优点：接口桥接 特征 成本最低的单位I/ O引脚 效益 更换低密度FPGA为MAX II器件提供应用程序接口来支持更大的引脚数需要在一个更大合成本效益的价格点上 接口中的业界最常见的总线系统之一 利用MAX II器件，它支持32位总线在66兆赫运行 满足广泛的I/ O要求，包括对多个I/ O电压和信号完整性功能的支持，如可编程驱动强度和摆率调整 用MAX II CPLD的多轨™高性能互连路由获得更好的引脚锁定 通过MAX II器件桥接线路快速，轻松地解决关键的系统总线相关的具体问题 PCI兼容性 多电压I / O接口 二次装配 可重复编程 表5

11、PCI总线桥

MAXⅡ器件使设计人员能够完成从一个PCI主桥板到另一个的桥接。这些器件可以通过物理隔离线来作为背板配置的一部分。MAXⅡ器件也可以作为其他总线系统的转发器来增加总线驱动力，因此，增加的设备数量可以包含在总线系统中。 如图8所示，MAXⅡ器件启用另一个可选器件附加到主机的PCI主线系统上。拥有两个MAXⅡ器件是PCI的标准，并且可能会在66MHz的PCI目标下将一个PCI总线增加为32位。这些高密度的MAXⅡ器件能够支持更复杂的总线应用（例如，PCI目标函数），并且价位很低。

图8

12、多点连接

使用多点连接创建应用程序时，MAXⅡ器件可以作为交叉点开关，如图9所示。MAXⅡ CPLD可分为三大区块： 1）开关矩阵连接任何输入输出；

2）配置寄存器，用于配置操作过程中的联接； 3）地址译码器解码输出，解决了配置问题。

由于MAXⅡ器件拥有成本最低的I/O引脚，他们提供的这个应用程序得到了最大的成本优化。

图9

13、高性能软件设计

MAXⅡ器件支持的Altera的Quartus® II软件是最易于应用在CPLD设计上的软件。在Quartus II软件提供了许多工具，使MAX II器件简单，易于设计，包括：

1）VHDL和Verilog硬件描述语言（VHDL）设计输入和综合 2）较简单输入支持设计的原理图

3）SOPC Builder的设计输入和系统实现消除普通而容易出错的系统集成任务 4）通过支持实施阶段分析PowerPlay功耗设计概念

5）基于对MAX + PLUS® II软件的外观和感觉的选择，MAX + PLUS II软件用户可以获得高级功能和性能的Quartus II软件的全部好处切无需学习新的用户界面