第5章集成触发器讲课提纲

n1SDRDQnQ SR1DD其中，―SD ＋―RD = 1称为约束条件。 5.2 改进型R–S触发器 1. 钟控触发器 基本触发器缺陷：只要输入信号发生变化，触发器状态就会根据其逻辑功能发生相应的变化。但在实际运用中，常常是要求在钟控脉冲信号（CP）的作用下，触发器状态根据当时的输入激励条件发生相应的状态转移。 钟控触发器：在基本触发器的基础上加上触发导引电路，构成由时钟CP控制的触发器，如图5–2–1所示。 （1）当CP=0时，―SD = 1，―RD = 1，由基本触发器功能可知，触发器状态Q维持不变。 （2）当CP = 1时，―S =―S，―R =―R，触发器状态将发生转移。 DD2. 主从触发器 钟控触发器缺陷：在CP＝1期间对输入激励信号仍敏感，从而造成了在某些输入条件下产生多次翻转现象。 主从触发器：采用具有存储功能的触发导引电路，使触发器状态不发生两次以上的翻转，克服了多次翻转现象，如图5–3–1所示。 （1）在CP=1期间：输出准备阶段。 （2）当CP由1  0：触发器输出。 （3）在CP=0期间，主触发器被封锁，状态保持不变。 3. 边沿触发器 边沿触发器不仅可以克服电位触发方式的多次翻转现象，而且仅仅在时钟CP的上升沿或下降沿时刻才对输入激励信号响应，这样大大提高了抗干扰能力。 在钟控R–S触发器基础上，增加了置0、置1维持和置0、置1阻塞4条连线，如图5–4–1所示。使得触发器仅在CP信号由0变到1的上跳沿时刻才发生状态转移，而在其余时间触发器状态均保持不变。 5.3 触发器类型及逻辑功能描述

1. R–S触发器 （1）逻辑符号 （a）上升沿有效 （b）下降沿有效 （2）触发器状态方程（CP沿有效时） Qn1SRQn 2. 集成D触发器 （1）基本D触发器状态方程（CP沿有效时） Qn1[D]CP 或 Qn1[D]CP （2）集成D触发器符号 （3）集成D触发器功能表参见表5–4–1。 （4）典型工作波形参见图5–4–5。 3. 集成 J–K触发器 （1）集成J–K触发器逻辑符号 （a）上升沿有效 （b）下降沿有效

（2）基本J–K触发器状态方程（CP沿有效） Qn1[JQnKQn]CP 或 Qn1[JQnKQn]CP （3）集成J–K触发器功能表参见表5–4–2。 （4）典型工作波形参见图5–4–7。 4. T触发器 （1）T触发器逻辑符号 （a）上升沿有效 （b）下降沿有效 （2）T触发器状态方程（CP沿有效时） Qn1[TQTQn]CP 或 Qn1n[TQTQn]CP n