给定指令系统的处理器设计-syj

实验六 给定指令系统的处理器设计

6.1实验目的

1．掌握Xilinx ISE集成开发环境和ModelSim仿真工具的使用方法 2．掌握VHDL语言

3．掌握FPGA编程方法及硬件调试手段

4．深刻理解处理器结构和计算机系统的整体工作原理

6.2实验环境

Xilinx ISE 9.1i集成开发环境，ModelSim XE II v5.6a仿真工具和SD2100数字逻辑设计实验台

6.3实验内容

根据计算机组成原理课程所学的知识和本课程所讲的设计思想，设计并实现一个给定指令系统的处理器，包括VHDL语言的实现和FPGA芯片的编程实现，为以后应用和设计处理器系统打下基础。

6.3.1 处理器功能及指令系统定义

本实验的任务是设计一个简单的处理器，该处理器是在给定的指令集下构建的，支持十条指令，详见表6-1。假定主存可以在一个时钟周期内完成一次存取操作，而且可以和CPU同步工作。系统使用一个主存单元：指令读取和数据访问都使用同一组存储器。实验台提供一片XILINX公司出品的XC3S500E大规模FPGA和一片K*16位RAM。

处理器的指令字长为16位（指令可设计为单字长或多字长），一个标志寄存器（至少包含进位标识Cy和零标识Z）1个16位的指令寄存器IR和1个16位的程序计数器PC， 8个满足运算要求的通用寄存器R0~R7。取指令时，可以直接从主存中提取16位的指令信息，而进行数据访问时，与主存进行8位或16位（选其一）的数据交换，处理器的地址总线宽度是16位，数据总线宽度也是16位，无论是取指还是数据访问，都使用同一组数据总线，只是数据信息的宽度可能不同。

表6-1中是对每个设计的统一要求。另外选择两条指令增加两种寻址方式：一条增加寄存器间接寻址功能，一条增加变址寻址功能，间接寻址寄存器和变址寄存器可以单设也可以在通用寄存器R0-R7中指定。

计算机设计与实践

表6-1 CPU指令系统基本要求表

指令分类 传送指令 助记符 MOV A,B ADC A,B SBB A,B 算逻运算 指令 AND A,B OR A,B CLC STC JMP Addr JZ sign* 功能 B→A A加B加Cy→A A - B -Cy→A A and B→A A or B→A 0→Cy 1→Cy Addr→PC Z=1： PC+1+sign→PC Cy=1： PC+1+sign→PC 寻址方式 立即 √ √ √ √ √ 直接 √双向 √ 寄存器 √ √ √ √ √ 间接 变址 相对 √ 跳转指令 JC sign* √ 注：*sign表示一个8位有符号数，跳转范围是-128～+127

6.3.2 处理器接口信号定义

表6-2描述了CPU对外的接口信号定义。

表6-2 CPU接口信号定义

信号名 RST CLK ABUS DBUS nMREQ nRD nWR nBHE nBLE 位数 1 1 16 16 1 1 1 1 1 方向 I I O I/O O O O O O 来源/去向 处理器板 处理器板 主存储器 主存储器 主存储器 主存储器 主存储器 主存储器 主存储器 备注 高电平复位 系统时钟 地址总线 数据总线 存储器片选 存储器读 存储器写 高位字节访问允许 低位字节访问允许 注意：表中信号名前的小写字母n表示该控制信号为低电平有效，控制信号全部为大写字母的表示该控制信号为高电平有效。

计算机设计与实践

6.4 实验要求

要求根据以上给定的指令系统设计处理器，包括指令格式设计、微操作的定义、节拍的划分、VHDL语言的实现及FPGA编程实现。

处理器设计实验要求按指定阶段进行。

6.4.1 实验预习

在实验开始前给出处理器的设计方案，设计方案要求包括：

① 指令格式设计 ② 微操作的定义 ③ 节拍的划分

④ 处理器结构设计框图及功能描述 ⑤ 各功能模块结构设计框图及功能描述

⑥ 各模块输入输出接口信号定义（以表格形式给出） ⑦ 进度安排

6.4.2完成实验内容

1．VHDL语言实现处理器设计

在设计方案通过后，方可进入实际设计环节，要求采用结构化设计方法，用VHDL语言实现处理器的设计。设计包括：

① 各模块的详细设计（包括各模块功能详述，设计方法，VHDL语

言实现等）

② 各模块的功能测试（每个模块作为一个部分，包括测试方案、测

试过程和测试波形等）

③ 系统的详细设计（包括系统功能详述，设计方法，VHDL语言实

现等）

④ 系统的功能测试（包括系统整体功能的测试方案、测试过程和测

试波形等）

2．FPGA编程下载

利用SD2100数字逻辑设计实验台将设计下载到实验板的FPGA芯片中进行实际运行测试，观察处理器内部运行状态，显式输出内部状态运行结果。可定义如下输出：

① 数码管S1和S0作为处理器指令寄存器IR的输出观察部件，S1

和S0对应着16位IR寄存器内容，S1对应IR的高位字节，S0对应IR的低位字节。

计算机设计与实践

② 数码管S3和S2作为处理器数据总线的输出观察部件，S3和S2

对应着16位数据总线内容，S3对应数据的高位字节，S2对应数据的低位字节。

③ 数码管S5和S4作为处理器地址总线的输出观察部件，S5和S4

对应着16位地址总线内容，S5对应地址的高位字节，S4对应地址的低位字节。

④ 指示灯B7~B0为测试输出信号，显示处理器时钟节拍。当第一节

拍到来时，指示灯B0点亮，其他指示灯熄灭；每个节拍到来时，点亮的指示灯向左移动一个位置，如果点亮的指示灯已经处于最后一个节拍，则将移动到B0，下一次再向左移动，如此往复。 ⑤ 指示灯A7~A3为测试输出信号，显示处理器访存控制信号，A3

点亮表示控制信号nBLE有效，A4点亮表示控制信号nBHE有效，A5点亮表示控制信号nRD有效，A6点亮表示控制信号nWR有效，A7点亮表示控制信号nMREQ有效。

⑥ 拨动开关K4的最高位（第7位）定义为系统复位信号，高电平有

效。

3．对处理器进行功能测试，记录运行过程和结果，完成实验报告

对处理器进行功能测试，编写处理器功能测试程序，完成处理器功能测试，并观察记录运行过程和结果，完成实验报告。