《时序逻辑电路》练习题及答案

[6.1] 分析图P6-1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

图P6-1

[解]

n1nnnnnnJKQQQQQQQQ1131313131驱动方程：， 状态方程：；

n1nnQ1nQ2nQ1nQ2Q2Q1n； J2K2Q1， Q2nJ3Q1Q2，K3Q3， Q3n1Q3nQ2Q1n；

输出方程：YQ3

由状态方程可得状态转换表，如表6-1所示；由状态转换表可得状态转换图，如图A6-1所示。电路可以自启动。

表6-1 n1n1n1n1nnQ1 Y Q3nQ2Q1 Y Q3nQ2Q1n Q3n1Q2Q1n Q3n1Q2000000110 1 0 1 0001011010100 0 0 0 111100110 1 0 1 00000110 01011 1 1 1 图A6-1

电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。

[6.2] 试分析图P6-2时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A为输入逻辑变量。

图P6-2

[解]

驱动方程：D1AQ2， D2AQ1Q2 状态方程：Q1n1n1nAQ2n， Q2AQ1nQ2nA(Q2Q1n)

输出方程：YAQ1Q2 表6-2

nn1n1AQ2Q1n Q2Q1Y 由状态方程可得状态转换表，如表6-2所示；由状态转换表

可得状态转换图，如图A6-2所示。

000 010 电路的逻辑功能是：判断A是否连续输入四个和四个以上“1”

001 100 信号，是则Y=1，否则Y=0。

010 110 011 001 100 111 111 100 110 010 101 000 图A6-2

[6.3] 试分析图P6-3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。

图P6-3

[解]

J1Q2Q3，K11； J2Q1，K2Q1Q3； J3Q1Q2，K3Q2

n1n1Q1Q2+Q1Q3Q2； Q3Q1Q2Q3Q2Q3 Q1n1Q2Q3·Q1； Q2Y = Q2Q3

电路的状态转换图如图A6-3所示，电路能够自启动。

图A6-3

[6.4] 分析图P6-4给出的时序电路，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能。A为输入变量。

图P6-4

[解]

J1K11，代入到特性方程Q1n1J1Q1nK1Q1n，得：Q1n1Q1n；

n1nn1nnJ2Q2nK2Q2J2K2AQ1，代入到特性方程Q2，得：Q2AQ1Q2；

由状态方程可得其状态转换表，如表6-4所示，状态转换图如图A6-4所示。

表6-4

nnn1n1AQ2Q1 Q2Q1Y

000 011 001 100 010 110

011 000 100 110 111 101

110 010 101 000

YA Q1Q2 AQ1Q2A Q2Q1AQ2Q1

图A6-4

其功能为：当A=0时，电路作2位二进制加计数；当A=1时，电路作2位二进制减计数。

[6.5] 分析图P6-5时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

图P6-5

[解] 驱动方程：

J0K01， J1Q0Q2Q3，K1Q0,

nJ2Q0Q3，K2Q0Q1， J3Q0Q1Q2， K3Q0

n 代入特性方程得状态方程：

n1nQ0J0Q0nK0Q0Q0n

nnnQ1n1J1Q1nK1Q1nQ2Q1nQ0nQ3Q1nQ0nQ1nQ0 n1nnnnnnQ2J2Q2nK2Q2Q3Q2nQ0nQ2Q1Q2Q0

n1nnnQ3J3Q3nK3Q3Q3nQ2nQ1nQ0nQ3Q0

输出方程： YQ3Q2Q1Q0

状态转换表如表6-5所示。 表6-5

n1n1n1n1n1n1nnQ1Q0 Y Q3nQ2Q1Q0 Y Q3nQ2Q1nQ0n Q3n1Q2Q1nQ0n Q3n1Q20110000000011110000110010 1 0 1 0 1 0 1 110000000011110000110011101010101 0 0 0 0 0 0 0 0011111100001111101100110 1 0 1 0 1 0 1 000101010010011100011001101010100 0 0 0 0 0 0 0

状态转换图如图A6-5所示。

图A6-5

由以上分析知，图P6-5所示电路为同步十进制减法计数器，能够自启动。

[6.6] 试画出用2片74LS194组成8位双向移位寄存器的逻辑图。 [解] 如图A6-6所示。

图A6-6

[6.7] 在图P6-7电路中,若两个移位寄存器中的原始数据分别为A3A2A1A0=1001，B3B2B1B0=0011，试问经过4个CP信号作用以后两个寄存器中的数据如何？这个电路完成什么功能?

图P6-7

[解] 两组移位寄存器，每来一个CP，各位数据均向右移一位。全加器的和返送到A寄存器的左端输入。全加器的进位输出CO经一个CP 的延迟反送到全加器的进位输入端CI。在CP作用下，各点数据如表P6-7所示。

4个CP信号作用后，A3A2A1A0=1100，B3B2B1B0=0000，电路为四位串行加法器。

4个CP信号作用后，B寄存器清零，A寄存器数据为串行相加结果，而向高位的进位由CO给出。

表P6-7

CP A3A2A1A0 B3B2B1B0 CI S C0

0 1001 0011 0 0 1

1 0100 0001 1 0 1

2 0010 0000 1 1 0

3 1001 0000 0 1 0

4 1100 0000 0 0 0

[6.8] 分析图P6-8的计数器电路，说明这是多少进制的计数器。十进制计数器74160的功能表见表6-3-4。

图P6-8

[解] 图P6-8电路为七进制计数器。计数顺序是3－9循环。

[6.9] 分析图P6-9的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制计数器74LS161的功能表如表6-3-4所示。

图P6-9

[解] 这是一个十进制计数器。计数顺序是0－9循环。

[6.10] 试用4位同步二进制计数器74LS161接成十三进制计数器，标出输入、输出端。可以附加必要的门电路。74LS161的功能表见表P6-10。

表P6-10 74LS161、74 LS160功能表 输 入 输 出 说 明 RD 0 1 1 1 EP ET × × 0 × × × × 0 LD × 0 1 1 CP × ↑ × × D3D2D1D0 ×××× D C B A ×××× ×××× Q3Q2Q1Q0 0 0 0 0 D C B A 保持 保持 高位在左 强迫清除 置数在CP↑完成 不影响OC输出 ET=0 ， OC=0 1 1 1 1 ↑ ×××× 计数 注：(1)只有当CP=1时，EP、ET才允许改变状态

(2)Oc为进位输出，平时为0，当Q3Q2Q1Q0=1111时，Oc=1

（74 LS160是当Q3Q2Q1Q0=1001时，Oc=1）

[解] 可用多种方法实现十三进制计数器，根据功能表，现给出两种典型用法，它们均为十三进制加法计数器。如图A6-10(a)、(b)所示。

图A6-10

[6.11] 试分析图P6-11的计数器在M=1和M=0时各为几进制。74LS160的功能表同上题。

图P6-11

[解] M=1时为六进制计数器，M=0时为八进制计数器。

[6.12] 图P6-12电路是可变进制计数器。试分析当控制变量A为1和0时电路各为几进制计数器。74LS161的功能表见题6-10。

图P6-12

[解] A=1时为十二进制计数器，A=0时为十进制计数器。

[6,13] 设计一个可控制进制的计数器，当输入控制变量M=0时工作在五进制，M=1时工作在十五进制。请标出计数输入端和进位输出端。

[解] 见图A6-13。

图A6-13

[6.14] 分析图P6-14给出的计数器电路，画出电路的状态转换图，说明这是几进制计数器，74LS290的功能表如表P6-14所示。

图P6-14

表P6-14 74LS290功能表

输 入 R01 R02 S91 S92 Q3

1 1 0 × 0

1 1 × 0 0 × × 1 1 1

×0 × 0

× 0 0 × 0 ×× 0

0 × 0 ×

输 出 Q2 0 0 0 Q1 0 0 0 Q0 0 0 1 计 数 计 数 计 数 计 数 注：将Q0与CP1连接,从CP0 送CP为8421码；

将Q3与CP0连接,从CP1送CP为5421码

[解] 图P6-14所示为七进制计数器。状态转换图如图A6-14所示。

A6-14

[6.15] 试分析图P6-15计数器电路的分频比(即Y与CP的频率之比)。74LS161的功能表见题6-10。

图P6-15

[解] 利用与上题同样的分析方法，可得74LS161(1)和74LS161(2)的状态转换图如图A6-15(a)、(b)所示。可见， 74LS 161(1)为七进制计数器，且每当电路状态由1001~1111时，给74LS 161(2)一个计数脉冲。74LS 161(2)为九进制计数器，计数状态由0111~1111循环。整个电路为63进制计数器，分频比为1:63。

图A6-15

[6.16] 图P6-16电路是由两片同步十进制计数器74160组成的计数器，试分析这是多

少进制的计数器，两片之间是几进制。74160的功能表见题6-10。

图P6-16

[解] 第（1）片74160接成十进制计数器，第（2）片74160接成了三进制计数器。第（1）片到第（2）片之间为十进制，两片中串联组成71~90的二十进制计数器。

[6.17] 分析图P6-17给出的电路，说明这是多少进制的计数器，两片之间多少进制。74LS161的功能表见题6-10。

图P6-17

[解] 在出现LD0信号以前，两片74LS161均按十六进制计数。即第（1）片到第（2）片之间为十六进制。当第（1）片计为2，第（2）片计为5时产生LD0信号，总的进制为5×16＋2＋1＝83。故为八十三进制计数器。计数范围0000000~1010010（83进）。

[6.18] 用同步十进制计数芯片74160设计一个三百六十五进制的计数器。要求各位间为十进制关系，允许附加必要的门电路。74160的功能表见题6-10表P6-10（即与74LS161相同，仅进制不同，当Q3Q2Q1Q0=1001时，OC=1，其他情况OC=0）。

[解] 可用多种方法实现，这里给出其中之一，如图A6-18所示。

图A6-18

当计数到364(即0011，0110，0100)时，LD0，再来CP脉冲时计数器全部置入“0”。

[6.19] 试用两片异步二~五~十进制计数器74LS90组成二十四进制计数器，74LS90的功能表与表P6-14相同。

[解] 如图A6-19所示。

图A6-19

[6.20] 图P6-20所示电路是用二-十进制优先编码器74LS147和同步十进制计数器74160组成的可控分频器，试说明当输入控制信号A、B、C、D、E、F、G、H、I分别为低电平时，由Y端输出的脉冲频率各为多少。已知CP端输入脉冲的频率为10kHz。优先编码器74LS147的功能表见表P6-20。74160的功能表与题6-10中表P6-10相同。

图P6-20

表P6-20 74LS147的功能表

输 入 输 出

I1 I2 I3 I4 I5 I6 I7 I8 I9 Y3 Y2 Y1 Y0

111111111 1111 ××××××××0 0110 ×××××××01 0111

××××××011 1000 ×××××0111 1001 ××××01111 1010

×××011111 1011

××0111111 1100 ×01111111 1101 011111111 1110

[解] 74160为同步置数,根据图P6-20，当74160的进位OC=1且再来CP时，

Q3n+1Q2n+1Q1n+1Q0n+1=Y3Y2Y1Y0

如A=0时，Y3Y2Y1Y0=0001，当OC=1，再来CP时， Q3n+1Q2n+1Q1n+1Q0n+1=0001（状态转换图如图A6-20所示），因此Y的频率fy是时钟CP频率fcp的1/9，用此方法分析可得表6-20。

表6-20 A B 1/8 图A6-20 C 1/7 D 1/6 E 1/5 2 F 1/4 G

接低电平的输入端 f Y = kHz H 1/2 5 I 0 0 分频比（fY / fCP） 1/9 1/3 1.11 1.25 1.43 1.67 2.5 3.33

[6.21] 试用同步十进制可逆计数器74LS190和二一十进制优先编码器74LS147设计一个工作在减法计数状态的可控分频器。要求在控制信号A、B、C、D、E、F、G、H分别为1时分频比对应为1/2、1/3、1/4、1/5、1/6、1/7、1/8、1/9。74LS190的逻辑图见教材中图6-3-25，它的功能表如6-3-5。可以附加必要的门电路。

[解] 可用CP0作为LD信号。因为在CP上升沿使Q3Q2Q1Q00000以后，在这个CP的低电平期间，CP0将给出一个负脉冲。

但由于74LS190的LD信号是异步置数信号，所以0000状态在计数过程中是作为暂态出现的。如果为提高置数的可靠性，并产生足够宽度的进位输出脉冲，可以增设由G1、G2组成的触发器，由Q端给出与CP脉冲的低电平等宽的LD=0信号，并可由Q端给出进位输出脉冲。

由图A6-21 (a) 中74LS190减法计数器的状态转换图可知，若LD0时置入

Q3Q2Q1Q0=0100，则得到四进制减法计数器，输出进位信号与CP频率之比为1/4。又由

74LS147的功能表（见上题）可知，为使74LS147的输出反相后为0100，I4需接入低电平

信号，故I4应接输入信号C。依次类推即可得到下表（表A6-21）：

表A6-21 接低电平的输入端 I2I3I4I5I6I7I8I9（A） （B） （C） （D） （E） （F） （G） （H） 分频比（fY / fCP） 1/2 1/3 1/4 1/5 1/6 1/7 1/8 1/9 于是得到如图A6-21（b）的电路图。

图A6-21

[6.22] 图P6-22是一个移位寄存器型计数器，试画出它的状态转换图，说明这是几进制计数器，能否自启动。

图P6-22

[解] YQ2Q3

Q1n1D1Q2Q3Q2Q3Q2Q3Q2Q3

n1n1Q2D2Q1, Q3D3Q2

状态转换图如图A6-22，这是一个五进制计数器，能够自启动。

图A6-22

[6.23] 试利用同步4位二进制计数器74LS161和4线-16线译码器74LS154设计节拍脉冲发生器，要求从12个输出端顺序、循环地输出等宽的负脉冲。74LS154的逻辑框图及说明见[题3-9 ]，74LS161的功能表见题6-10中表6-10。

[解]

用置数法将74LS161接成十二进制计数器（计数从0000~1011循环），并且把它的Q3、Q2、Q1、Q0对应接至74LS154的A3、A2、A1、A0，则74LS154的Y0~Y11可顺序产生低电平。Y0~Y11为拍脉冲发生器的输出端，如图A6-23所示。

图A6-23

[6.24] 设计一个序列信号发生器电路，使之在一系列CP信号作用下能周期性地输出“0010110111”的序列信号。

[解] 可以用十进制计数器和8选1数据选择器组成这个序列信号发生器电路。若将十进制计数器74160的输出状态Q3Q2Q1Q0作为8选1数据选择器的输入，则可得到数据选择器的输出Z与输入Q3Q2Q1Q0之间关系的真值表。

Q3 Q2 Q1 Q0 Z

0 0 0 0 0

0 0 0 1 0

0 0 1 0 1

0 0 1 1 0

0 1 0 0 1

0 1 0 1 1

0 1 1 0 0

0 1 1 1 1

1 0 0 0 1

1 0 0 1 1

图A6-24（a）

若取用8选1数据选择器74LS251（见图A6-24（a）），则它的输出逻辑式可写为

YD0(A2A1A0)D1(A2A1A0)D2(A2A1A0)D3(A2A1A0)由真值表写出Z的逻辑式，并化成与上式对应的形式，则得到

D4(A2A1A0)D5(A2A1A0)D6(A2A1A0)D7(A2A1A0)

ZQ3(Q2Q1Q0)Q3(Q2Q1Q0)Q3(Q2Q1Q0)0(Q2Q1Q0)

Q3(Q2Q1Q0)Q3(Q2Q1Q0)0(Q2Q1Q0)Q3(Q2Q1Q0)

令A2=Q2，A1=Q1，A0=Q0，D0=D1=Q3 ，D2=D4=Q5=Q7=Q3，D3=D6=0， 则数据选择器的输出Y即所求之Z。所得到的电路如图A6-24(a)所示。

[解法2] 因为周期性输出信号为十节拍，所以可用五位扭环形计数器及门电路构成。设输出为Y，则状态转换图如图A6-24（b）所示。

图A6-24(b) 图A6-24(c) 输出 YQ5Q4Q3Q2Q1Q5Q4Q3Q2Q1Q5Q4Q3Q2Q1 利用约束条件，用卡诺图（如图A6-24（c）所示）化简，得

Q5Q4Q3Q2Q1Q5Q4Q3Q2Q1Q5Q4Q3Q2Q1;

YQ4Q3Q2Q1Q5Q1Q4Q1Q4Q3Q2Q1Q5Q1Q4Q1 由此可得序列信号发生器电路如图A6-24（d）所示。

图A6-24（d）

[6.25] 设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按表P6-25规定的顺序转换状态。表中的1表示“亮”，0表示“灭”。要求电路能自启动，并尽可能采用中规模集成电路芯片。

表P6-25 CP顺序 红 黄 绿 CP顺序 红 黄 绿 0 000 4 111 1 100 5 001 2 010 010 6

3 001 100 7

[解] 因为输出为八个状态循环，所以用74LS161的低三位作为八进制计数器。若以R、Y、G分别表示红、黄、绿三个输出，则可得计数器输出状态Q2、Q1、Q0与R、Y、G关系的真值表：

题6-25的真值表

Q2Q1Q0 RYG Q2Q1Q0 RYG

000 000 100 111

001 100 101 001

010 010 110 010

011 001 111 100

选两片双4选1数据选择器74LS153作通用函数发生器使用，产生R、Y、G。 由真值表写出R、Y、G的逻辑式，并化成与数据选择器的输出逻辑式相对应的形式

RQ2(Q1Q0)Q2(Q1Q0)0(Q1Q0)Q2(Q1Q0)YQ2(Q1Q0)0(Q1Q0)1(Q1Q0)0(Q1Q0)电路图如图A6-25。

GQ2(Q1Q0)Q2(Q1Q0)0(Q1Q0)Q2(Q1Q0)

图A6-25。

[6.26] 用JK触发器和门电路设计一个4位循环码计数器，它的状态转换表应如表P6-26所示。

表P6-26 计数 电路状态 进位输出 计数 电路状态 进位输出 顺序 Q4Q3Q2Q1 C 顺序 Q4Q3Q2Q1 C 0 1 2 3 4 5 6 7

[解]

n1n1n1n1QQ3Q2Q1的卡诺图如图A6-26 (a) 及图A6-26 (b)、(c)、41．根据表P6-26画出

0000000000001111001111000 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 8 9 10 11 12 13 14 15 1111111111110000001111000 1 1 0 0 1 1 0 0 0 0 0 0 0 0 1 (d) 、(e)所示。

2．用卡诺图化简，求状态方程。

图A6-26（a）

图A6-26

n1nnnnnnnnnQ4Q3Q2nQ1nQ4nQ4Q3Q4Q1Q4Q2Q3Q2nQ1nQ4nQ3nQ2nQ1nQ4

与特性方程Q4n1nJ4Q4nK4Q4比较，可知

驱动方程 J4Q3Q2Q1, K4Q3Q2Q1

n1nnnnnnnnnnnnnnnQ3Q4nQ2Q 1nQ n3Q4Q3Q3Q2Q3Q1Q4Q2Q1Q3Q4Q2Q1Q3 n1nnQJQKQ33333与特性方程比较，可知

驱动方程 J3Q4Q2Q1 , K3Q4Q2Q1

n1nnnnnnQ2Q1nQ2Q4nQ3nQ2Q4Q3nQ2Q4nQ3nQ1Q2nQ4Q3nQ1nQ2n

nnnnn(Q4Q3)Q1nQ2n(Q4Q3)Q1nQ2

n1nnQJQKQ2222比较，可知 与特性方程2驱动方程 J2(Q4Q3)Q1 , K2(Q4Q3)Q1

nnnnQ1n1(Q4nQ3nQ2nQ4Q3nQ2n Q4nQ3nQ2Q4Q3nQ2)Q1n

nnnn(Q4nQ3nQ2nQ4Q3nQ2n Q4Q3nQ2Q4nQ3nQ2)Q1n

nnnnnn(Q4Q3Q2)Q1n(Q4Q3Q2)Q1n

n1nnQJQKQ11111与特性方程比较，可知

K1 J1 驱动方程 J1Q4Q3Q2 , 由表P6-26知，输出方程 CQ4Q3Q2Q1

根据驱动方程和输出方程可画出逻辑电路图。（图略）

[6.27] 用D触发器和门电路设计一个十一进制计数器，并检查设计的电路能否启动。 解法一：方程代入法

1．确定触发器个数。需用4个D触发器。

2．设十一进制计数器的状态转换图，如图A6-27（a）所示。

图A6-27（a）

3．列状态转换表如表A6-27（a）所示。

表A6-27（a） 计数顺序 Q 3Q 2Q 1 0 计数顺序 Q3Q2Q1Q0 Q

0 0000 4 0100

1 0001 5 0101 2 0010 6 0110 3 0011 7 0111

计数顺序 8 9 10 11 Q3Q2Q1Q0 1110000000100 1 0 0 4．画出各触发器的次态卡诺图，如图A6-27（b）和图A6-27(c)、(d )、(e)、(f ) 所示。

5．由卡诺图化简得到各触发器的状态方程及驱动方程。

图A6-27(b)

图A6-27

nnn1nnnQ3n1Q2Q1nQ0Q3nQ1nD3， Q2Q2nQ1nQ0Q2Q1nQ2Q0nD2

nn1Q1n1Q1nQ0Q3nQ1nQ0nD1， Q0Q1nQ0nQ3nQ0nD0

6．检查电路能否自启动。由状态方程可得完整状态转换表，如表A6-27（b）所示。因此知电路能够自启动。

表A6-27（b）

CP Q3Q2Q1Q0 CP Q3Q2Q1Q0 CP Q3Q2Q1Q0

0 0000 7 0111 1 1101

1 0001 8 1000 2 1110 2 0010 9 1001 3 0100

3 0011 10 1010 0 1011

4 0100 11 1011 1 0100 5 0101 12 0000 0 1111

6 0110 0 1100 1 1000

完整状态转换图如图A6-27（g）所示。

图A6-27(g)

7．由驱动方程可画出逻辑电路图（略）。

解法二：用D触发器设计异步十一进制计数器 首先要设计出二进制计数器，然后用复位法构成十一进制电路。设计异步二进制计数器可用观察法得到其逻辑关系，由于D触发器的Qn1

D，而二进制计数Qn1Qn，所以

nDQ各触发器的驱动方程应为。又由于是做加法，设D触发器为上升沿触发，所以低位

的Q端应作为高位的时钟CP，这样，4个D触发器构成4位二进制计数，在CP信号作用

下，从0000开始，当计到1011时，经与非门送到各触发器的直接复位端，就构成了异步十一进制计数器。如图A6-27（h）所示。

图A6-27（h）

[6.28] 设计一个控制步进电动机三相六状态工作的逻辑电路，如果用1表示电机绕组导通0表示电机绕组截止，则3个绕组ABC的状态转换图应如图P6-28所示，M为输入控制变量，当M=1时为正转，M=0时为反转。

图P6-28

[解] 为避免与线圈C混淆，设正反转控制输入端为M，求解An+1、Bn+1、Cn+1，用D触发器及与或非门实现之。

根据状态转换图P5-28画出电路次态卡诺图，如图A6-28（a）和图A6-28（b）、（c）、（d） 所示。

图A6-28（a）

图A6-28

图A6-28（e）

将卡诺图中的“0”合并，然后求反，得

An1MBnMCnDA

Bn1MCnMAnDB

实现电路如图A6-28（e）所示。

Cn1MAnMBnDC